'무어의 법칙' 한계 직면…中 연구진, 2차원 칩 해법 제시

‘세미콘 차이나’ 반도체 전시회에서 웨이퍼 샘플이 전시돼 있다. [사진=AFP·연합뉴스]

급증하는 인공지능(AI) 수요 속에 기존 '무어의 법칙'이 한계에 직면했다는 평가가 나오는 가운데, 중국 연구진이 대안이 될 가능성이 있는 새로운 '2차원 칩' 관련 기술을 발표했다.

13일 과기일보·사우스차이나모닝포스트(SCMP) 등에 따르면 중국 국방과학기술대학과 중국과학원 금속연구소 연구진은 최근 학술지 '국가과학평론' 온라인판에 관련 연구 결과를 발표했다.

무어의 법칙은 인텔 공동 창업자 고든 무어가 제시한 개념으로, 반도체 집적회로에 들어가는 트랜지스터 수가 약 2년마다 2배로 늘어나며 성능도 함께 향상된다는 이론이다. 그러나 미세 공정이 나노미터 수준으로 진입하면서 물리적 한계에 부딪혀 성능 개선 속도가 둔화되고 있다는 평가가 나온다.

논문 교신저자인 주멍젠 국방과학기술대학 연구원은 기존 칩의 전력 사용량 증가 문제 등을 거론하며 "전통적인 실리콘 기반 칩 성능은 새로운 진전을 이루기 매우 어려워졌다"고 지적했다.

이에 따라 업계에서는 새로운 반도체 소재를 찾는 움직임이 이어지고 있으며, 원자 두께 수준의 2차원 반도체는 높은 이동도와 조절 가능한 밴드갭 등의 장점으로 차세대 핵심 소재로 주목받아 왔다.

2차원 반도체는 미량의 원소를 첨가해 전기 전도 특성을 조절하는 '도핑' 과정을 통해 N형과 P형으로 구분된다. 반도체 성능을 극대화하기 위해서는 두 유형 모두 높은 성능이 요구되지만, 그동안은 N형 소재에 비해 P형 소재의 종류와 성능이 제한적인 점이 기술적 제약으로 지적돼 왔다.

주 연구원은 "고성능 P형 소재의 부족이 5나노(나노미터·10억분의 1ｍ) 이하 공정의 2차원 반도체 발전을 제약하는 주요 부분이자 세계 반도체 영역에서 치열한 경쟁이 펼쳐지는 과학기술의 고지였다"고 설명했다.

연구진은 액체 상태의 금·텅스텐 이중 금속 박막을 성장 기판으로 활용한 화학기상증착(CVD) 공정을 통해, 도핑 조절이 가능한 단층 '텅스텐 질화규소(WSi₂N₄) 박막'을 웨이퍼 수준 크기로 성장시키는 데 성공했다고 밝혔다.

이 방식은 기존 대비 약 1000배 높은 성장 속도를 구현했으며, 최종 박막 크기는 가로 3.6㎝, 세로 1.8㎝ 수준이다.

주 연구원은 2차원 반도체의 산업적 사용이 가속화될 것으로 보면서 "액체 금을 성장 기판으로 사용한 것은 다른 2차원 소재의 빠른 성장을 위해서도 매우 범용적·효율적일 방안"이라고 말했다.