[단독] 삼성전자, 6세대 D램 'D1c' 양산 승인...HBM4 경쟁 본격화

30일 오후 D1c PRA 마쳐… 본격 양산 준비 수순

삼성전자 서초사옥 전경 [사진=연합뉴스]

삼성전자가 10나노급 6세대(D1c) 미세공정을 적용한 D램칩 개발에 성공했다. D1c칩은 고대역폭메모리(HBM) 다이 생산 공정 기술로 활용돼 향후 HBM4(6세대 고대역폭 메모리) 개발에도 탄력을 받는 한편 글로벌 D램 경쟁의 불씨를 당기게 됐다.

30일 업계에 정통한 관계자에 따르면 삼성전자 반도체(DS, 디바이스솔루션)부문 메모리사업부는 이날 오후 6세대 D램인 D1c 개발에 성공해 내부적으로  PRA(Production Readiness Approval)를 마쳤다. PRA란 공정 중 내부 기준을 충족한 제품에 대해 양산을 해도 좋다는 승인이 난 것을 의미한다.

D1c는 최신형 D램에 해당한다. 10나노급 이하 초미세 공정(약 12~13nm 이하)으로 분류되며, 회로 선폭에 따라 1x, 1y, 1z, 1a, 1b, 1c 등으로 세분화된다.

앞서 지난해 8월 경쟁사인 SK하이닉스가 세계 최초로 D1c 개발에 성공하며 기술 경쟁에서 앞섰지만, 삼성전자 역시 하반기 전에 기술 개발을 확정하면서 글로벌 D램 경쟁을 본격적으로 펼칠 수 있는 계기를 마련했다.

D1c부터는 복수 층에 극자외선(EUV) 적용을 확대해 패턴 정밀도 상승이 가능해 해당 공정을 본격 확대할 수 있다.

또한 D1c에서는 차세대 절연 구조 및 소재 개선으로 안정성을 확보할 수 있어 셀 간섭을 최소화할 수 있으며, 트랜지스터와 컨택 재료를 변경해 누설 전류 최소화 및 공정 정밀도 확보를 통해 신규 재료로 도입이 가능하다.

D1c는 HBM(고대역폭 메모리) 경쟁력과도 직접적인 관련이 있다. HBM은 여러 개의 DRAM 다이를 'TSV(실리콘 전통 관극)' 기술로 수직 적층해 대역폭을 높이고 지연시간을 줄인 메모리다. 이 때 사용되는 D램칩 적층에 필수적으로 필요한 기술이 최신 세대 DRAM 공정이다. D1c를 HBM4 등 차세대 HBM에 적용함으로써 엔비디아 퀄테스트(품질검증) 통과에 경쟁사보다 유리한 고지에 설 수 있을 것으로 기대된다.

한편 삼성전자는 지난 2021년부터 2년 간 D1c 개발 착수, 내부 시제품 테스트를 했으며, 2023년 2월 D1c에 대한 세계 최초 검증을 발표한 바 있다.

삼성전자는 이번 D1c 개발 성공을 통해 향후 HBM4, 인공지능(AI) 서버 DRAM 등에 적용 확대 등 메모리칩 확장성을 확보할 것으로 전망된다.